传AMD下一代Zen 6架构CPU将配备12核CCD

根据油管博主“摩尔定律已死”泄露，下代AMD的架将配下一代Zen6“Medusa Ridge”CPU可能使用12核CCD。这意味着AMD的备核目标是通过下一代锐龙处理器大幅增加CPU核心数量。假设AMD坚持其标准的下代双CCD锐龙9设计方案，AMD的架将配下一代锐龙9 CPU每个CCD的CPU核心数量将增加50%，总共可能有24个核心。备核

据报道，下代这些新的架将配12核Zen6 CCD将用于AMD的下一代CPU产品线。据报道，备核它们将用于AMD的下代下一代EPYC（Venice）CPU以及他们的Medusa Point/Medusa Halo移动CPU。这使得AMD能够在更广泛的架将配CPU上重复使用他们的Zen6 CCD设计，从而增加产量，备核同时降低整体芯片设计成本。下代

据报道，架将配AMD将使用台积电的备核3nm光刻节点来制造这些12核Zen6 CPU CCD。目前尚不清楚这些CCD将包含多少缓存。如果AMD继续为每个核心提供4MB的L3缓存，AMD的新12核CCD将具有48MB的L3缓存（不含V-Cache），这将比AMD的8核Zen5 CCD增加50%。然而，这种增加的缓存大小只是猜测，因为AMD可能会在其Zen6 CPU上采取不同的方向。

正如之前泄露的消息所暗示的那样，AMD的Zen6 CPU将在其CPU CCD和IO芯片之间使用一种新的互连。摩尔定律已死的消息来源称，AMD将使用硅中介层，为用户提供更高带宽/更低延迟的互连。这应该会降低内存延迟，增加CCD间带宽，并帮助AMD提升Zen6的CPU性能。

有了12核CCD，我们可以预期AMD的下一代锐龙CPU将具有更高的核心数。这将显著提高AMD的多线程性能。新的互连也应该有助于提高AMD双CCD芯片的性能。更低的延迟和更高的芯片间带宽将缓解多CCD AMD CPU在某些工作负载下的性能问题。

(责任编辑：百科)